

LABORATORIUM PRZYRZĄDÓW I UKŁADÓW MOCY

Ćwiczenie 6P

Straty mocy przy pracy łącznikowej

Łącznik dolny Symulacja komputerowa przekształtników impulsowych

> Opracowanie ćwiczenia i instrukcji: Łukasz Starzak

> > Łódź 2020

wer. 7.2.1. 16.4.2020

Spis treści

В	Wpro	owadzenie do ćwiczenia	
1.	Cel i	i przebieg ćwiczenia	
2.	Straty mocy w tranzystorach MOSFET		
	2.1	Moc strat i jej składowe	
	2.1.	2.1.a. Istotność strat mocy	7
		2.1.b. Składowe całkowitej mocy strat	7
	2.2.	Straty statyczne	
		2.2.a. Stan załączenia i stan wyłączenia	9
		2.2.b. Rezystancja w stanie załączenia	10
	2.3.	Straty dynamiczne	1
		2.3.a. Moc chwilowa i energia wydzielana w stanach dynamicznych	
		2.3.b. Obciążenie o charakterze opornika (rezystancyjne)	12 14
		2.3 d. Rzeczywiste konfiguracie prący	14 14
		2.3.e. Praktyka pomiarowa	
3.	Drao	muyoga nanjogio etalogo	
	FIZe	i ywacz napięcia stałego	1
	3.1.	Sterowanie impulsowe	
		3.1.a. Przebieg impulsowy	
	20	3.1.0. Parametry rzeczywistego przebiegu impulsowego	
	5.2.	Pojedyniczy iącznik tranzystorowy jako przeksztatnik DC-DC	2 20
		3.2.b. Przervwacz jako przetwornica	
С	Dośw	viadczenie	2
4.	Sym	ulacje	2
	4.1.	Uzupełnienie schematu i konfiguracia symulacii	2
		Analizowany obwód	
		Źródła i elementy bierne	24
		Uruchomienie symulacji	25
	4.2.	Straty mocy i wpływ częstotliwości przełączania	2
		Chwilowa moc strat w tranzystorze	
		Energia wydzielana w tranzystorze	
		Zmiana częstotliwosci przełączania	
D	Wyni	iki	3
_			
5.	Opra	acowanie i analiza wynikow	3
	5.1.	Składowe strat mocy	3
		Elementy obwodu	31
		Porównanie składowych energii wydzielanej i mocy strat	
	5.2.	Wpływ częstotliwości przełączania	
		Wpływ częstotliwości przełączania na wydzielaną energię	
		w pływ częstotniwości przełączania na moć strat	
ΕI	Inform	macje	3
6.	Wyr	nagana wiedza	3
	6.1.	Przygotowanie do wykonywania ćwiczenia	
	6.2.	Zakres kolokwium	
7	Lita	ratura	0
1.	Liter	latua	

B

Wprowadzenie

do ćwiczenia

1. Cel i przebieg ćwiczenia

Celem ćwiczenia jest zbadanie poszczególnych składowych mocy strat w łączniku półprzewodnikowym oraz ich zmian w funkcji częstotliwości przełączania. Będzie to jednocześnie okazja do zastosowania symulacji komputerowej do analizy działania przyrządów półprzewodnikowych i układów mocy.

Powyższe zagadnienie będzie rozważane na przykładzie konkretnego przyrządu – tranzystora MOSFET. Jest to przyrząd o stosunkowo prostym działaniu, dzięki czemu nie będzie konieczne rozważanie zjawisk drugorzędnych. Tranzystor pracować będzie w swojej najprostszej konfiguracji pracy – łącznika dolnego, realizując funkcję prostego przekształtnika elektronicznego – przerywacza napięcia stałego.

2. Straty mocy w tranzystorach MOSFET

2.1. Moc strat i jej składowe

2.1.a. Istotność strat mocy

Zjaw wynikające z przekroczenia bezpiecznej wartości mocy strat stanowią **najczęstszą przyczynę uszkodzeń** przyrządów półprzewodnikowych mocy, a w konsekwencji – układów elektroniki mocy. Przewidywanie mocy strat jest więc bardzo istotnym etapem projektowania każdego układu.

W niniejszym ćwiczeniu ograniczymy się do najprostszych ręcznych metod szacowania mocy strat. W metodach tych traktuje się wydzielanie energii cieplnej w sposób **makroskopowy**, a przyrząd półprzewodnikowy rozważa się jako **skupiony** (bez wymiarów geometrycznych). Są to uproszczenia pożyteczne, gdyż pozwalają na dokonywanie szybkich szacunków, jednak niekiedy zawodne.

W przypadku skomplikowanych problemów z wydzielaniem ciepła, stosuje się **modele trójwymiarowe**. Pozwalają one na rozpatrywanie mocy strat i temperatury nie globalnie (makroskopowo), ale w każdym punkcie struktury półprzewodnikowej (podejście mikroskopowe). W ten sposób możliwe jest przewidzenie np. lokalnego przegrzewania się struktury. Oczywiście analiza taka możliwa jest wyłącznie z użyciem symulacji komputerowej.

Uproszczone podejście makroskopowe **opiera się na mocy czynnej**. Z definicji bowiem to właśnie moc czynna charakteryzuje energię elektryczną przetwarzaną na inną postać energii. W przypadku strat mocy w przyrządzie półprzewodnikowym mamy do czynienia z energią cieplną. Energia ta jest zbędna i niekorzystna – zmniejsza sprawność układu elektronicznego i wymusza dodanie elementów chłodzących. Można ją minimalizować przez odpowiedni dobór przyrządu półprzewodnikowego, strategii i parametrów sterowania oraz topologii całego układu, jednakże nie można jej całkowicie wyeliminować.

2.1.b. Składowe całkowitej mocy strat

Tranzystor MOSFET – jak każdy przyrząd sterowalny – posiada **dwa obwody**: główny i sterowania. W każdym z nich płynie (przynajmniej w pewnych odcinkach czasu) prąd przy niezerowym napięciu, co oznacza straty mocy. W obwodzie głównym (drenu) mamy do czynienia z przepływem prądu i_D od drenu do źródła, który wywołuje spadek potencjału u_{DS} między tymi końcówkami. Wskutek tego wydzielana jest moc o wartości chwilowej

$$p_{\rm D} = i_{\rm D} u_{\rm DS} \tag{2.1}$$

a związana z tym moc czynna wynosi

$$P_{\rm D} = \frac{1}{T_{\rm s}} \int_{T_{\rm s}} p_{\rm D} dt = \frac{1}{T_{\rm s}} \int_{T_{\rm s}} i_{\rm D} u_{\rm DS} dt$$
(2.2)

W obwodzie sterowania – między bramką a źródłem – przepływa prąd i_G przy pewnym napięciu u_{GS} , co wywołuje straty mocy wyrażające się wzorami:

$$p_{\rm G} = u_{\rm GS} i_{\rm G} \tag{2.3}$$

$$P_{\rm G} = \frac{1}{T_{\rm s}} \int_{T_{\rm s}} p_{\rm G} dt = \frac{1}{T_{\rm s}} \int_{T_{\rm s}} u_{\rm GS} i_{\rm G} dt$$
(2.4)

Polowy mechanizm sterowania sprawia jednak, że – jakkolwiek chwilowo prąd bramki może przyjmować znaczne wartości – moc czynna strat w obwodzie bramki jest nieznaczna. Przepływ prądu trwa bowiem krótko względem okresu powtarzania impulsów sterujących $T_{\rm p}$. Dlatego uprawnione jest przyjęcie, że $P_{\rm G} \ll P_{\rm D}$ i rozważanie odtąd wyłącznie strat mocy w obwodzie drenu.

W przypadku przyrządów ze sterowaniem złączowym rozważenie obwodu sterowania jest natomiast konieczne:

- 1° pod kątem bezpieczeństwa samego złącza sterującego (maksymalny dopuszczalny prąd i maksymalna dopuszczalna moc strat – niekiedy podawany jest w tym celu osobny rysunek obszaru bezpiecznej pracy);
- 2° pod kątem mocy strat w całym przyrządzie i wynikającej stąd konieczności odprowadzenia większej ilości ciepła.

Kolejny podział na składowe wynika z wyróżnienia poszczególnych **stanów pracy łącznika półprzewodnikowego** (zob. instrukcję 0, par. 4.2). Całkowitą energię W_{tot} wydzielaną w okresie przełączania T_s możemy podzielić na wydzielaną w stanach statycznych (przewodzenia W_{cond} i blokowania W_b) oraz dynamicznych (załączania W_{on} i wyłączania W_{off}):

$$W_{\rm stat} = W_{\rm cond} + W_{\rm b} \tag{2.5}$$

$$W_{\rm dyn} = W_{\rm on} + W_{\rm off} \tag{2.6}$$

$$W_{\rm tot} = W(T_{\rm s}) = W_{\rm stat} + W_{\rm dyn}$$
(2.7)

W konsekwencji w całkowitej mocy strat $P_D(P_{D,tot})$ można wyróżnić moc strat statycznych $P_{D,stat}$ i moc strat dynamicznych $P_{D,dyn}$:

$$P_{\rm D} = \frac{W(T_{\rm s})}{T_{\rm s}} = P_{\rm D,stat} + P_{\rm D,dyn}$$
(2.8)

gdzie

$$P_{\rm D,stat} = \frac{W_{\rm stat}}{T_{\rm s}} \tag{2.9}$$

$$P_{\rm D,dyn} = \frac{W_{\rm dyn}}{T_{\rm s}} \tag{2.10}$$

2.2.a. Stan załączenia i stan wyłączenia

W stanie statycznym (lub przynajmniej quasi-statycznym, czyli w którym wymuszenie jest wolniejsze niż tranzystor), przy prądzie I_D i napięciu U_{DS} , które można uznać za stałe, moc chwilowa strat w obwodzie drenu jest również stała i wynosi

$$p_{\rm D} = I_{\rm D} U_{\rm DS} \tag{2.11}$$

Dla **stanu załączenia (przewodzenia)** – przez co rozumie się pracę z niskim napięciem U_{DS} , a więc w zakresie liniowym – spadek potencjału na tranzystorze U_{DS} może być uznany za proporcjonalny do prądu drenu zgodnie z zależnością

$$U_{\rm DS(on)} = I_{\rm D(on)} R_{\rm DS(on)}$$
(2.12)

gdzie $R_{\text{DS(on)}}$ jest rezystancją dren-źródło w stanie załączenia (zob. paragraf 2.2.b). Podstawiając (2.12) do (2.11) mamy

$$p_{\rm D(cond)} = I_{\rm D(on)} \cdot U_{\rm DS(on)}(I_{\rm D(on)}) = I_{\rm D(on)} \cdot I_{\rm D(on)} R_{\rm DS(on)} = I_{\rm D(on)}^2 R_{\rm DS(on)}$$
(2.13)

Z kolei w stanie wyłączenia (blokowania) tranzystor narzuca prąd drenu. Określa go *prąd* upływu dren-źródło (ang. drain-source leakage current) oznaczany zwykle I_{DSS} . Wyznacza się go przy zwarciu bramki ze źródłem ($U_{GS} = 0$), o czym mówi ostatnia litera "S" w indeksie (od ang. shorted 'zwarty'). Z zależności (2.11) mamy więc

$$p_{\mathrm{D(b)}} = U_{\mathrm{DS(off)}} \cdot I_{\mathrm{DSS}}(U_{\mathrm{DS(off)}}) = \frac{U_{\mathrm{DS(off)}}^2}{R_{\mathrm{DS(off)}}}$$
(2.14)

przy czym prąd I_{DSS} rośnie z blokowanym napięciem $U_{\text{DS(off)}}$ i temperaturą, zaś rezystancja $R_{\text{DS(off)}}$ – spada.

Przyjmując sterowanie impulsowe impulsami o długości t_p , okresie T_p i współczynniku wypełnienia *D*, oraz zakładając, że czasy przełączania są dużo krótsze od t_p i T_p , czasy załączenia t_{cond} i wyłączenia t_b są równe:

$$t_{\rm cond} = t_{\rm p} \tag{2.15}$$

$$t_{\rm b} = T_{\rm p} - t_{\rm p} \tag{2.16}$$

Wobec tego energia wydzielana w tranzystorze w rozpatrywanych stanach wynosi

$$W_{D(cond)} = \int_{t_{cond}} p_{D(cond)} dt = \int_{t_{cond}} I_{D(on)}^2 R_{DS(on)} dt = I_{D(on)}^2 R_{DS(on)} t_{cond} = I_{D(on)}^2 R_{DS(on)} t_p =$$

$$= I_{D(on)}^2 R_{DS(on)} DT_p$$
(2.17)

$$W_{D(b)} = \int_{t_b} p_{D(b)} dt = \int_{t_b} U_{DS(off)} I_{DSS} dt = U_{DS(off)} I_{DSS} t_b = U_{DS(off)} I_{DSS} (T_p - t_p) =$$

= $U_{DS(off)} I_{DSS} (1 - D) T_p$ (2.18)

Podstawiając powyższe do (2.9) i uwzględniając, że okres przełączania T_s jest równy okresowi powtarzania impulsów sterujących T_p , mamy

$$P_{\rm D,stat} = \frac{W_{\rm D(cond)} + W_{\rm D(b)}}{T_{\rm p}} = DI_{\rm D}^2 R_{\rm DS(on)} + (1 - D) U_{\rm DS(off)} I_{\rm DSS}$$
(2.19)

Typowy (w rozważanych przez nas aplikacjach) rząd wielkości prądów i napięć to:

- 1° w stanie załączenia $I_D \approx 0,1-10$ A, $U_{DS} \approx 0,1-1$ V, a więc $p_{D(cond)} \approx 0,01-10$ W;
- 2° w stanie wyłączenia $U_{\rm DS} \approx 10-100$ V, $I_{\rm D} \approx 1$ µA–100 µA, a więc $p_{\rm D(b)} \approx 0.01-10$ mW.

Dlatego też uprawnione jest przyjęcie $p_{D(b)} \ll p_{D(cond)}$, a stąd $W_{D(b)} \ll W_{D(cond)}$ i rozważanie wyłącznie składnika mocy statycznej wynikającej ze strat w stanie załączenia:

$$P_{\rm D,stat} \approx \frac{W_{\rm D(cond)}}{T_{\rm p}} = DI_{\rm D}^2 R_{\rm DS(on)}$$
(2.20)

2.2.b. Rezystancja w stanie załączenia

Jak widać ze wzoru (2.20), znaczący wpływ na moc strat statycznych ma *rezystancja dren*źródło w stanie załączenia. Wielkość ta definiowana jest jako

$$R_{\rm DS(on)} = \frac{\Delta U_{\rm DS}}{I_{\rm D}} \bigg|_{U_{\rm DS} \to 0}$$
(2.21)

innymi słowy jest to odwrotność nachylenia charakterystyki statycznej tranzystora w początku układu współrzędnych ($U_{\rm DS} \rightarrow 0$). Rezystancja $R_{\rm DS(on)}$ jest silnie zależna od temperatury. Zależność ta ma **charakter rosnący**, co wynika ze spadku ruchliwości nośników w wyniku zwiększenia amplitudy drgań węzłów sieci krystalicznej.



Rys. 1. Charakterystyka znormalizowanej rezystancji dren-źródło w stanie załączenia w funkcji temperatury dla tranzystora MOSFET PHP45NQ15T

W katalogach jako charakterystyczną (nominalną) podaje się wartość w temperaturze struktury T_j równej temperaturze pokojowej 25 °C. Jednakże nagrzewanie się struktury półprzewodnikowej podczas pracy jest nieuniknione. Rezystancję przyrządu dla danej temperatury można obliczyć ze wzoru

$$R_{\text{DS(on)}}(T_j) = R_{\text{DS(on)}}(25\,^{\circ}\text{C}) \cdot R_{\text{DS(on)norm}}(T_j)$$
(2.22)

gdzie $R_{DS(on)}(25 \text{ °C})$ jest *rezystancją nominalną*, zaś $R_{DS(on)norm}$ jest *rezystancją znormalizowaną* (ang. *normalized on-state resistance*) – tj. odniesioną do $R_{DS(on)}(25 \text{ °C})$ – dla danej temperatury T_{j} :

$$R_{\text{DS(on)norm}}(T_j) \stackrel{\Delta}{=} \frac{R_{\text{DS(on)}}(T_j)}{R_{\text{DS(on)}}(25\,^{\circ}\text{C})}$$
(2.23)

Rezystancję znormalizowaną można odczytać z charakterystyki (w funkcji temperatury) podawanej w karcie katalogowej. Przykładowy przebieg takiej charakterystyki przedstawia rys. 1. Dla tranzystora PHP45NQ15T nominalna rezystancja $R_{\text{DS(on)}}$ wynosi 42 m Ω , stąd np. dla jego maksymalnej dopuszczalnej temperatury 175 °C (z rys. 1 – $R_{\text{DS(on)norm}} \approx 2,7$), $R_{\text{DS(on)}} = 42 \text{ m}\Omega \cdot 2,7 = 113 \text{ m}\Omega$.

2.3. Straty dynamiczne

2.3.a. Moc chwilowa i energia wydzielana w stanach dynamicznych

W stanach dynamicznych prąd i napięcie są zmienne, a ich **przebiegi wynikają z wzajemnego oddziaływania przyrządu i obwodu**. W ogólności energia wydzielana w stanie załączania i wyłączania (w obwodzie głównym) wyraża się więc całką

$$W_{\rm D(on)} = \int_{\Delta t_{\rm Won}} p_{\rm D} dt = \int_{\Delta t_{\rm Won}} i_{\rm DS} dt$$
(2.24)

$$W_{\rm D(off)} = \int_{\Delta t_{\rm woff}} p_{\rm D} dt = \int_{\Delta t_{\rm woff}} i_{\rm D} u_{\rm DS} dt$$
(2.25)

gdzie Δt_{Won} i Δt_{Woff} są przedziałami całkowania odpowiadającymi odpowiednio procesowi załączania i wyłączania w odniesieniu do obwodu głównego. Są to więc przedziały, w których zmieniają się wartości chwilowe przebiegów u_{DS} i i_{D} .

Oddziaływanie przyrządu i jego układu pracy może mieć różny charakter, a przebiegi – złożony kształt. Wyprowadzenie praktycznych zależności pozwalających oszacować energię wydzielaną jest możliwe, jeżeli przyjmie się następujące **założenia upraszczające**:

- 1° napięcie i prąd zmieniają się w czasie liniowo, między zerem a wartością maksymalną;
- 2° układ pracy tranzystora można sprowadzić do modelowego obciążenia o charakterze opornika lub o charakterze źródła prądowego.

Rozpatrzymy teraz kolejno oba te przypadki obciążeń.

2.3.b. Obciążenie o charakterze opornika (rezystancyjne)

Przypadek ten został dokładnie przeanalizowany w instrukcji 3P (podrozdz. 2.4). Jak wynika z tej analizy, **zmiany napięcia i prądu podczas przełączania są jednoczesne**, łączy je bowiem prosta pracy obwodu rezystancyjnego zasilanego napięciowo – stąd określenie *obciążenie rezystancyjne* (ang. *resistive load*).

Przy założeniu liniowego (jednostajnego) narastania i opadania, przebiegi prądu i napięcia podczas załączania (rys. 2a) opisują zależności:

$$i_{\rm D} = \frac{I_{\rm D(on)}}{t_{\rm r}} t$$

$$u_{\rm DS} = \frac{U_{\rm DS(off)}}{t_{\rm r}} (t_{\rm r} - t)$$
(2.26)

przy czym dla uproszczenia wzorów przyjęto, że t = 0 w chwili rozpoczęcia załączania. Czas Δt_{Eon} dotyczy przełączania w obwodzie głównym. A więc, jak widać na rysunku, w rozpatrywanym przypadku jest on równy czasowi narastania t_r . W niniejszym ćwiczeniu nie analizujemy szczegółowo ataku prądowego, ale dla porządku należy tu wspomnieć, że czas ten można wyznaczyć z ładunku bramki Q_{GD} .

Moc chwilowa strat podczas załączania wynosi

$$p_{\rm D} = i_{\rm D} u_{\rm DS} = \frac{I_{\rm D(on)} U_{\rm DS(off)}}{t_{\rm r}^2} t(t_{\rm r} - t)$$
(2.27)

Równanie to **opisuje w funkcji czasu parabolę** o miejscach zerowych t = 0 i $t = t_r$ (rys. 2a). Jej wartość maksymalna wypada dla

$$\frac{dp_{\rm D}}{dt} = \frac{I_{\rm D(on)}U_{\rm DS(off)}}{t_{\rm r}^2} \cdot \frac{d}{dt}(t_{\rm r}t - t^2) = \frac{I_{\rm D(on)}U_{\rm DS(off)}}{t_{\rm r}^2}(t_{\rm r} - 2t) = 0$$
(2.28)

czyli dla $t = t_r/2$. Wynosi więc ona

$$p_{\rm D(m)} = p_{\rm D}(t_{\rm r}/2) = \frac{I_{\rm D(on)}U_{\rm DS(off)}}{t_{\rm r}^2} \cdot \frac{t_{\rm r}}{2} \cdot \frac{t_{\rm r}}{2} = \frac{1}{4}I_{\rm D(on)}U_{\rm DS(off)}$$
(2.29)

Energia wydzielana podczas załączania jest równa całce z mocy chwilowej, tj. polu powierzchni pod przebiegiem $p_{\rm D}$:

$$W_{\rm D(on)} = \int_{0}^{t_{\rm r}} p_{\rm D} dt = \frac{I_{\rm D(on)} U_{\rm DS(off)}}{t_{\rm r}^2} \int_{0}^{t_{\rm r}} t(t_{\rm r} - t) dt = \frac{I_{\rm D(on)} U_{\rm DS(off)}}{t_{\rm r}^2} \int_{0}^{t_{\rm r}} (t_{\rm r} t - t^2) dt =$$

$$= \frac{I_{\rm D(on)} U_{\rm DS(off)}}{t_{\rm r}^2} \left[\frac{1}{2} t_{\rm r} t^2 - \frac{1}{3} t^3 \right]_{0}^{t_{\rm r}} = \frac{1}{6} I_{\rm D(on)} U_{\rm DS(off)} t_{\rm r}$$
(2.30)

Analogicznie, dla procesu wyłączania, którego czas trwania jest równy czasowi opadania $t_{\rm f}$ tranzystora, który to również może być wyznaczony z ładunku bramki $Q_{\rm GD}$, otrzymujemy

$$W_{\rm D(off)} = \int_{t_{\rm f}} p_{\rm D} dt = \frac{1}{6} I_{\rm D(on)} U_{\rm DS(off)} t_{\rm f}$$
(2.31)

Wobec tego

$$P_{\rm D,dyn} = \frac{W_{\rm D(on)} + W_{\rm D(off)}}{T_{\rm p}} = \frac{1}{6} I_{\rm D(on)} U_{\rm DS(off)} (t_{\rm r} + t_{\rm f}) f_{\rm p}$$
(2.32)



Rys. 2. Idealizowane przebiegi prądu, napięcia i mocy chwilowej oraz energia wydzielana podczas przełączania w tranzystorze MOSFET: a) obciążenie o charakterze opornika; b) obciążenie o charakterze źródła prądu

2.3.c. Obciążenie o charakterze źródła prądu (indukcyjne)

Przypadek ten został dokładnie przeanalizowany w instrukcji 3P (podrozdz. 2.5). Jak wynika z tej analizy, podczas załączania tranzystor **musi przejąć pełen prąd** $I_{D(on)}$ **narzucony przez układ, a dopiero wówczas napięcie na nim może spaść** do niskiej wartości charakterystycznej dla stanu przewodzenia (rys. 2b). Z kolei podczas wyłączania spadek prądu do zera może się rozpocząć dopiero po wzroście napięcia do wysokiej wartości narzuconej z zewnątrz. Jak widać, zmiana każdej z wielkości fizycznych (prądu / napięcia) odbywa się przy wysokiej wartości drugiej z tych wielkości wymuszonej przez obwód zewnętrzny. Z tego powodu proces ten nazywany jest **przełączaniem** *twardym* (ang. *hard switching*).

Z analizy rys. 2b wynika, że przy założeniu liniowości zmian prądu i napięcia, **moc chwilowa będzie miała kształt trójkątów** o amplitudzie

$$p_{\mathrm{D(m)}} = I_{\mathrm{D(on)}} U_{\mathrm{DS(off)}}$$
(2.33)

Zwróćmy uwagę, że amplituda ta jest czterokrotnie wyższa, niż w przypadku obciążenia rezystancyjnego [wzór (2.29)]. Energia wydzielana może być obliczona jako pole trójkąta o wysokości $p_{D(m)}$ i podstawie odpowiednio Δt_{Won} lub Δt_{Woff} :

$$W_{\mathrm{D(on)}} = \int_{\Delta t_{\mathrm{Won}}} p_{\mathrm{D}} \mathrm{d}t = \frac{1}{2} I_{\mathrm{D(on)}} U_{\mathrm{DS(off)}} \Delta t_{\mathrm{Won}}$$
(2.34)

$$W_{\rm D(off)} = \int_{\Delta t_{\rm Woff}} p_{\rm D} dt = \frac{1}{2} I_{\rm D(on)} U_{\rm DS(off)} \Delta t_{\rm Woff}$$
(2.35)

Stąd moc czynna strat dynamicznych

$$P_{\rm D,dyn} = \frac{W_{\rm D(on)} + W_{\rm D(off)}}{T_{\rm p}} = \frac{1}{2} I_{\rm D(on)} U_{\rm DS(off)} (\Delta t_{\rm Won} + \Delta t_{\rm Woff}) f_{\rm p}$$
(2.36)

Wynik ten jest kilkakrotnie większy od otrzymanego dla obciążenia o charakterze opornika, bowiem zamiast współczynnika 1/6 pojawił się współczynnik 1/2, zaś dodatkowo czasy Δt_{Won} i Δt_{Woff} nie są już tożsame z czasami t_r i t_f . Zmiana prądu i zmiana napięcia dokonuje się tu bowiem osobno. Przy tym z definicji czasów t_r i t_f wynika, że odpowiadają one odpowiednio opadaniu (czas t_{fu}) i narastaniu (czas t_{ru}) napięcia u_{DS} . Można uznać, że są one takie same, jak w przypadku obciążenia rezystancyjnego. Z kolei, nie wchodząc w szczegóły, dodatkowe czasy narastania t_{ri} i opadania t_{fi} prądu wynikają i mogą być obliczone z ładunku bramki Q_{GS2} .

Model źródła prądowego w szacowaniu mocy strat dynamicznych jest stosowany najczęściej, gdyż

- 1° stale płynący prąd przełączany między gałęziami jest typowy dla układów o działaniu przełączającym, zaś przełączanie z rys. 2a występuje stanowczo rzadziej;
- 2° wzajemny układ przebiegów prądu i napięcia z rys. 2b jest zasadniczo najgorszym z możliwych, jeżeli pominiemy możliwość wystąpienia przepięć i przetężeń – w związku z tym ten model przełączania nie grozi niedoszacowaniem strat mocy.

2.3.d. Rzeczywiste konfiguracje pracy

Jest oczywiste, że rzeczywiste układy nie są idealne. Wskutek obecności indukcyjności i pojemności pasożytniczych, tranzystor obciążony opornikiem nie wykaże idealnie prostoliniowych przebiegów będących swoim wzajemnym lustrzanym odbiciem, jak również stan wyłączania nie będzie lustrzanym odbiciem stanu załączania. Dodatkowo na przebiegach pojawią się przepięcia, przetężenia oraz niezerowe spadki potencjału w stanach ustalonych. Niemniej przedstawione wyżej modele idealne stanowią dobre narzędzie do zrozumienia

zachowania się łączników półprzewodnikowych w rzeczywistych układach, a także do szacowania mocy strat.

Istnieją także zaawansowane konfiguracje pracy, w których przebiegi prądu i napięcia przyjmują złożone kształty. Należą do nich:

- 1) przekształtniki rezonansowe (ang. resonant converters),
- 2) układy z tłumikami (ang. snubbers).

W układach takich w skład obwodu mocy oprócz łącznika półprzewodnikowego i odbiornika wchodzą dodatkowe elementy, których zadaniem jest korzystna modyfikacja przebiegów prądu i napięcia głównego podczas przełączania. W tych przypadkach wyrażenia na moc strat dynamicznych są skomplikowane i wynikają z zasady działania konkretnego układu.

Redukcja mocy strat dynamicznych w łączniku jest często głównym kryterium wyżej wspomnianej optymalizacji przebiegów. Podstawowym sposobem osiągnięcia tego celu jest wymuszenie mniejszej ich stromości, co określa się mianem *łagodnego przełączania* (ang. *soft switching*). Działanie tych układów także daje się w uproszczeniu sprowadzić do jednego z przypadków idealnych (lub obu naraz):

- 1) **przełączania przy zerowym napięciu** (ang. *zero-voltage switching, ZVS*), którego przykład przedstawiono na rys. 3a;
- 2) **przełączania przy zerowym prądzie** (ang. *zero-current switching*, *ZCS*), które zobrazowano na rys. 3b.

Jak widać na rys. 3, określenie "zerowy" stanowi idealizację; w rzeczywistości przełączanie może następować przy napięciu lub prądzie niskim (zwykle powoli rosnącym w czasie), ale nie zerowym.



Rys. 3. Typowe idealizowane przebiegi prądu, napięcia i mocy chwilowej oraz energia wydzielana podczas przełączania w tranzystorze MOSFET w zaawansowanych konfiguracjach pracy: a) wyłączanie przy zerowym napięciu; b) załączanie przy zerowym prądzie

2.3.e. Praktyka pomiarowa

Pomiar energii wydzielanej w tranzystorze w stanach dynamicznych (z powodów podanych w par. 2.1.b rozpatruje się wyłącznie obwód drenu) wymaga zawsze rejestracji przebiegów i_D i u_{DS} , ich wymnożenia i scałkowania:

$$W_{\rm D(on)} = \int_{t_{\rm inf(on)}}^{t_{\rm sup(on)}} p_{\rm D} \, \mathrm{d}\,t = \int_{t_{\rm inf(on)}}^{t_{\rm sup(on)}} u_{\rm DS} \, \mathrm{d}\,t$$
(2.37)

$$W_{\rm D(off)} = \int_{t_{\rm inf(off)}}^{t_{\rm sup(off)}} dt = \int_{t_{\rm inf(off)}}^{t_{\rm sup(off)}} \dot{h}_{\rm DS} dt$$
(2.38)

gdzie $t_{inf(on)}$ i $t_{sup(on)}$ oraz $t_{inf(off)}$ i $t_{sup(off)}$ są granicami całkowania¹.

Dla umożliwienia praktycznych pomiarów, a jednocześnie standaryzacji wyników, granice całkowania są określane w oparciu o charakterystyczne wartości względne odpowiednich przebiegów – tak jak w przypadku wyznaczania parametrów czasowych (por. instrukcja 3P, podrozdz. 2.6). Według normy IEC 60747-8-4, w odniesieniu do energii chwile t_{inf} i t_{sup} wyznaczone są przez wartości względne 10% przebiegów i_D i u_{DS} , jak to zobrazowano na rys. 4. Z powodów podanych w par. 2.3.c, norma nakazuje pomiar parametrów energetycznych przy obciążeniu indukcyjnym.



Rys. 4. Sposób wyznaczania parametrów energetycznych tranzystora MOSFET według normy IEC 60747-8-4

¹ W przypadku makroskopowej charakteryzacji przyrządów półprzewodnikowych mocy przyjęło się (także w normie) stosować dla energii wydzielanej symbol *E*. Podobnie jak w instrukcji 0 i w zgodzie z większością opracowań naukowych i podręcznikowych, stosować będziemy jednak symbol *W*, z dwóch powodów: 1° dla odróżnienia od natężenia pola elektrycznego i 2° dla zachowania spójności z rozdziałami dotyczącymi pasm energetycznych i przekazu energii w układach przekształtnikowych.

3. Przerywacz napięcia stałego

3.1. Sterowanie impulsowe

3.1.a. Przebieg impulsowy

W układach o działaniu łącznikowym, w przeciwieństwie do układów o działaniu ciągłym, przyrząd półprzewodnikowy przez część czasu jest w pełni załączony (z jak najniższym spadkiem potencjału na nim), a przez pozostałą część – w pełni wyłączony (z prawie zerowym przepływem prądu). Dzięki temu moc strat zostaje znacznie ograniczona. Uzyskanie takiego działania wymaga odpowiedniego sterowania, w którym sygnał sterujący nie jest ciągły w czasie, lecz zmienia się skokowo.

W sterowaniu impulsowym wielkość sterująca x (prąd, napięcie) ma postać przebiegu impulsowego (ang. pulse wave). Składa się on z powtarzających się okresowo impulsów (ang. pulses), tj. odcinków o poziomie wyższym niż spoczynkowy, których kształt można w uproszczeniu rozważać jako prostokątny (patrz rys. 5a).

Przebieg impulsowy opisuje się za pomocą następujących parametrów:

- okres powtarzania T_p (ang. period of repetition) to najkrótszy czas, po którym wartości danej wielkości wykazują powtarzalność, a więc jaki upływa np. między początkami kolejnych impulsów;
- częstotliwość powtarzania f_p (ang. frequency of repetition) to odwrotność okresu powtarzania

$$f_{\rm p} = \frac{1}{T_{\rm p}} \tag{3.1}$$

- 3) *czas trwania* t_p (ang. *pulse width*) to długość grzbietu impulsu;
- 4) *współczynnik wypełnienia impulsów D* (ang. *duty cycle*, *duty ratio*) to stosunek czasu trwania do okresu powtarzania:

$$D \stackrel{\Delta}{=} \frac{t_{\rm p}}{T_{\rm p}} \tag{3.2}$$

Jak łatwo zauważyć, do jednoznacznego opisu przebiegu impulsowego w dziedzinie czasu wystarczy jeden z parametrów 1-2 i jeden z parametrów 3-4.

W dziedzinie danej wielkości elektrycznej (prądu lub napięcia), przebieg impulsowy opisują:

 poziom niski X_L (ang. low level) – to wartość wielkości x odpowiadająca podstawie impulsu (ang. pulse base);

- poziom wysoki X_H (ang. high level) to wartość wielkości x odpowiadająca grzbietowi impulsu (ang. pulse top);
- *amplituda* X_m (ang. *amplitude*) to odległość między poziomem niskim a wysokim

$$X_{\rm m} = X_{\rm H} - X_{\rm L} \tag{3.3}$$

Jak łatwo zauważyć, do jednoznacznego opisu przebiegu wystarczą dowolne dwa z parametrów 5-7.

W elektronice mocy bardzo często spotyka się przebiegi o zerowym poziomie podstawy ($X_L = 0$), dla których $X_H = X_m$. Ze względu na częstość występowania tego przypadku, a jednocześnie znaczne uproszczenie otrzymywanych zależności, zwykle w analizie sterowania impulsowego przyjmuje się właśnie zerowy poziom podstawy.



Rys. 5. Przebieg impulsowy i jego podstawowe parametry: a) przebieg idealny; b) przebieg o skończonej stromości zboczy

3.1.b. Parametry rzeczywistego przebiegu impulsowego

Powyższe parametry opisują w pełni jedynie impulsy idealne, których praktyczna generacja nie jest możliwa. Cechą **rzeczywistego przebiegu impulsowego** jest na przykład niezerowa długość *zboczy* (ang. *edges*). Zbocza opisują dodatkowo (zob. rys. 5b):

- czas narastania t_r (ang. rise time) tj. czas, jaki zajmuje narośnięcie przebiegu od 10% do 90% jego amplitudy, który jest miarą czasu trwania zbocza narastającego czyli czoła impulsu (ang. rising edge, leading edge);
- 9) czas opadania t_f (ang. fall time) tj. czas, jaki zajmuje opadnięcie przebiegu od 90% do 10% jego amplitudy, który jest miarą czasu trwania zbocza opadającego czyli spadu impulsu (ang. falling edge, trailing edge).

Jeżeli powyższe czasy są dużo krótsze od najkrótszego czasu trwania impulsu w danym układzie, to ich wpływ na jego działanie może być zaniedbany.

Dokładniejsza analiza i projektowanie przekształtników impulsowych może wymagać uwzględnienia dodatkowych czynników, takich jak przerzuty, czas ustalania odpowiedzi, fluktuacje częstotliwości i fazy. Mogą one bowiem negatywnie oddziaływać na działanie układu.

3.2. Pojedynczy łącznik tranzystorowy jako przekształtnik DC-DC

3.2.a. Łącznik dolny

Najprostszą konfiguracją pracy łącznika tranzystorowego jest **łącznik dolny** (ang. *low-side switch*). Przy jej pomocy zrealizować można najprostszy impulsowy przekształtnik elektroniczny DC-DC – *przerywacz napięcia stałego* (ang. *DC voltage chopper*), którego schemat przedstawia rys. 6.

Określenie "dolny" mówi o usytuowaniu łącznika półprzewodnikowego (na rys. 6 – tranzystora Q) względem odbiornika (na rys. 6 – opornika R_L). W tym układzie łącznik znajduje się **od strony niższego potencjału** (bieguna ujemnego) źródła zasilania U_{DD} , a więc "na dole" względem odbiornika. W przeciwnym wypadku, jeżeli łącznik jest zlokalizowany "u góry", tj. od strony wyższego potencjału (bieguna dodatniego) źródła zasilania względem odbiornika, mówimy o łączniku górnym (ang. *high-side switch*).



Rys. 6. Schemat obwodu łącznika dolnego do wykorzystania w symulacjach

Nazwa "przerywacz" opisuje z kolei funkcję realizowaną przez rozważany układ z punktu widzenia przekształcania energii elektrycznej. Jest nim **okresowe przerywanie podawania napięcia zasilania na odbiornik**. Stan pracy tranzystora zmienia się zgodnie ze sterującym przebiegiem impulsowym u_g :

 kiedy tranzystor jest załączony, rezystancja między jego źródłem a drenem jest niska, dzięki czemu możliwy jest przepływ prądu w obwodzie mocy. Jeżeli przyjąć, że tranzystor jest łącznikiem idealnym, stanowi on zwarcie, a więc na odbiornik R_L podawane jest pełne napięcie zasilania U_{DD} (patrz rys. 7a). Zgodnie z prawem Ohma, płynący w obwodzie prąd obciążenia ma wartość

$$i_{o} = \frac{u_{o}}{R_{L}} = \frac{U_{DD}}{R_{L}}$$
 (3.4)

2) kiedy tranzystor jest wyłączony, rezystancja między jego źródłem a drenem jest wysoka, co uniemożliwia przepływ prądu w obwodzie mocy. Jeżeli przyjąć, że tranzystor jest łącznikiem idealnym, stanowi on przerwę w obwodzie. Ponieważ nie płynie prąd, więc zgodnie z prawem Ohma napięcie na oporniku R_L jest zerowe (patrz rys. 7b):

$$u_{\rm o} = i_{\rm o} \cdot R_{\rm L} = 0 \tag{3.5}$$



Rys. 7. Obwód mocy układu przerywacza dla idealnego łącznika półprzewodnikowego w stanie: a) załączenia; b) wyłączenia

3.2.b. Przerywacz jako przetwornica

Zmiana współczynnika wypełnienia D przebiegu u_g powoduje zmianę czasu, przez który tranzystor jest załączony. Wskutek tego zmienia się wartość średnia napięcia wyjściowego (na odbiorniku) u_0 :

$$U_{o(av)} = \frac{1}{T_{p}} \int_{0}^{T_{p}} u_{o} dt = \frac{1}{T_{p}} \left(\int_{0}^{t_{p}} u_{o} dt + \int_{t_{p}}^{T_{p}} u_{o} dt \right) = \frac{1}{T_{p}} \left(\int_{0}^{t_{p}} U_{DD} dt + \int_{t_{p}}^{T_{p}} 0 dt \right) = \frac{1}{T_{p}} \left(U_{DD} \int_{0}^{t_{p}} dt + 0 \right) =$$

$$= \frac{1}{T_{p}} U_{DD} t_{p} = DU_{DD}$$
(3.6)

Ponieważ współczynnik *D* przyjmuje wartości z przedziału [0; 1], więc rozpatrywany układ realizuje funkcję **obniżania wartości średniej napięcia wyjściowego**. Jako że wartości średniej równa jest składowa stała, to układ ten można zaliczyć do grupy przekształtników DC-DC, tj. przetwornic prądu stałego. Jest on jednak na tyle prosty, że nie zawiera filtru wyjściowego. W związku z tym napięcie wyjściowe u_0 ma w tym przypadku postać przebiegu impulsowego, a nie stałego (nawet w przybliżeniu).

Przekształcanie energii elektrycznej charakteryzuje moc czynna (zob. instrukcję 0, par. 2.2). Zgodnie z definicją oraz w oparciu o wyniki analizy z par. 3.2.a, dla przerywacza napięcia stałego moc ta wynosi

$$P_{o} = \frac{1}{T_{p}} \int_{0}^{T_{p}} p_{o} dt = \frac{1}{T_{p}} \int_{0}^{T_{p}} u_{o} i_{o} dt = \frac{1}{T_{p}} \left(\int_{0}^{t_{p}} U_{DD} \frac{U_{DD}}{R_{L}} dt + \int_{t_{p}}^{T_{p}} 0 dt \right) = \frac{1}{T_{p}} \frac{U_{DD}^{2}}{R_{L}} \int_{0}^{t_{p}} dt = \frac{1}{T_{p}} \frac{U_{DD}^{2}}{R_{L}} t_{p} = D \frac{U_{DD}^{2}}{R_{L}}$$
(3.7)

Podobnie jak składowa stała napięcia wyjściowego, moc czynna wyjściowa jest liniową funkcją współczynnika wypełnienia. Zatem zmieniając współczynnik wypełnienia można **regulować wartość średnią napięcia zasilającego odbiornik**, a tym samym – moc czynną odbiornika. Dowodzi to, że analizowany układ faktycznie realizuje funkcję przekształtnika.

Doświadczenie

4. Symulacje

4.1. Uzupełnienie schematu i konfiguracja symulacji

Analizowany obwód

Schemat obwodu, dla którego prowadzone będą badania symulacyjne, przedstawia rys. 8. Rezystor bramkowy R_G ma w nim wartość 100 Ω (wartość stosunkowo duża, zastosowana dla uwypuklenia obserwowanych efektów). Wartości pozostałych elementów są ustalane indywidualnie dla każdego zespołu.



Rys. 8. Schemat obwodu łącznika dolnego do wykorzystania w symulacjach

Dla **tranzystora** Q zostanie użyty model elementu IRF620. Model ten posiada dwie odmiany, odpowiadające różnym temperaturom pracy – pokojowej 25 C oraz maksymalnej dopuszczalnej (dla rozważanego tranzystora) 150 °C. Modele te zostały oznaczone przez sufiks "xC" w nazwie, gdzie x jest wartością temperatury w stopniach Celsjusza.

Źródło impulsowego przebiegu sterującego ug ma odzwierciedlić rzeczywisty obwód sterowania w postaci scalonego sterownika bramki IR2117, którego karta katalogowa stanowi

załącznik do instrukcji. W ćwiczeniu dla uproszczenia założymy, że wyjście sterownika posiada zerową rezystancję, stąd jego napięcie wyjściowe zmienia się między poziomem 0 V a napięciem zasilania obwodu sterowania. Aby poprawnie wysterować bramkę tranzystora Q, w odniesieniu do tego ostatniego zastosowana zostanie wartość 15 V. Częstotliwość przebiegu sterującego jest ustalana indywidualnie, natomiast jego współczynnik wypełnienia powinien wynosić 0,5.

Źródła i elementy bierne

- 1. W środowisku MicroSim utwórz projekt ze wstępnym schematem układu:
 - a) z menu *Start Projektowanie* uruchom menedżera projektów (Design Manager) pakietu MicroSim 8;
 - b) w oknie Design Manager utwórz folder nowego projektu:
 - z menu wybierz *File New Workspace*,
 - w polu *Location* wpisz lub wybierz poprzez przycisk "…" ścieżkę folderu, w którym ma być utworzony projekt – zgodną z regulaminem zajęć,
 - kliknij Create;
 - c) do utworzonego folderu projektu skopiuj plik *lacznik_dolny.sch* zawierający schemat odpowiadający układowi z rys. 8;
 - d) w oknie projektu <u>w programie Design Manager</u> rozwiń listę *Schematics* i dwukrotnie kliknij na skopiowanym pliku, w wyniku czego powinien on zostać otwarty w programie Schematics.
- 2. Zmodyfikuj nazwy wszystkich elementów obwodu zmieniając znaki "??" na numer zespołu.

Wyniki symulacji uzyskane w obwodach z nieodpowiednimi nazwami elementów będą traktowane jako otrzymane niesamodzielnie.

- 3. Ze strony internetowej uzyskaj początkową wartość częstotliwości przełączania $f_{s,ini}$, napięcia zasilania obwodu mocy U_{DD} i prądu drenu w stanie załączenia $I_{D(on)}$.
- 4. Na podstawie odpowiednich wartości z pkt. 3, przedstawiając tranzystor jako łącznik idealny (patrz par. 3.2.a), oblicz rezystancję odbiornika $R_{\rm L}$ taką, by przy zasilaniu obwodu mocy ze źródła napięcia o wartości $U_{\rm DD}$, wartość prądu drenu w stanie załączenia wyniosła $I_{\rm D(on)}$.
- 5. Na podstawie odpowiednich danych, uzupełnij schemat o parametry elementów:
 - a) dwukrotnie klikając na symbolach "?" obok symboli odpowiednich elementów, wpisz wartości U_{DD} i R_L (patrz pkt. 3 i 4);
 - b) dwukrotnie kliknij na symbolu źródła
 $u_{\rm g}$ i wpisz parametry przebiegu sterującego tranzystorem:

Środowisko MicroSim umożliwia wprowadzanie liczb wraz z przedrostkami jednostek. W przypadku opisu obwodów (m.in. w programie Schematic) są to: f, p, n, u (oznacza μ), m, k, Meg (oznacza M), G; przy czym wielkość liter nie ma znaczenia. W przypadku programu Probe są to: f, p, n, u, m, k, M, G, przy czym wielkość liter jest znacząca. W takiej formie są też wyświetlane wyniki w programie Probe. Jednostki lub ich przedrostki <u>nie mogą być oddzielone</u> od liczb spacją.

Symulatory z rodziny SPICE posiadają własny język opisu obwodów, w którym znakiem dziesiętnym jest <u>kropka</u> (czyli nie przecinek). Format ten dotyczy wszystkich programów pakietu MicroSim, niezależnie od ustawień systemu operacyjnego.

- PER okres T_p który należy obliczyć ze znanej częstotliwości f_{s,ini} (patrz pkt 3),
- PW czas trwania impulsu t_p który należy obliczyć ze znanej częstotliwości $f_{s,ini}$ i współczynnika wypełnienia D (patrz pkt 3, opis analizowanego układu wyżej oraz par. 3.1.a),
- TD czas opóźnienia równy 0,
- TR czas narastania t_r równy czasowi narastania t_r sygnału na wyjściu podanego wyżej <u>sterownika bramki</u>, zgodnie z jego kartą katalogową (należy użyć wartości typowej – kolumna typ),

- TF czas opadania t_f równy czasowi opadania sygnału na wyjściu sterownika (jak wyżej),
- V1 poziom niski U_L równy 0 V (typowa wartość stosowana w celu wyłączenia tranzystora),
- V2 poziom wysoki U_H równy 15 V (wartość gwarantująca załączenie tranzystora z niskim napięciem u_{ĎS}).
- 6. Wstaw do obwodu tranzystor (menu *Draw* ► *Get New Part* lub *Ctrl+G*), korzystając z odmiany modelu <u>dla temperatury złącza 25 °C</u> i nadaj mu nazwę zgodną z wytyczną z pkt. 2.

Uruchomienie symulacji

Pomocne mogą być dostępne na stanowisku instrukcje: do pakietu MicroSim oraz do programu Probe.

- 7. Zdefiniuj parametry symulacji:
 - a) otwórz okno Analysis Setup ikona Setup Analysis (lub menu Analysis Setup);
 - b) wybierz wyłącznie analizę czasową zaznacz pole wyboru obok przycisku *Transient*, a wszelkie inne pola odznacz;
 - c) kliknij przycisk *Transient* i ustaw:
 - *Final Time* czas zakończenia symulacji taki, by umożliwił zaobserwowanie okresowej pracy układu z częstotliwością uzyskaną w pkt. 3,
 - Print Step krok zrzutu wyników do pliku tekstowego ponieważ plik tekstowy nie będzie wykorzystywany, więc krok powinien być jak największy, tak aby przyspieszyć symulację, jednak nie może być on większy niż parametr Final Time,
 - Step Ceiling górna wartość graniczna kroku symulacji (odległości między kolejnymi punktami czasowymi) – 5 ns (ok. 1/5 czasów przełączania tranzystora), co pozwoli na uzyskanie odpowiednio wysokiej rozdzielczości przebiegów w stanach dynamicznych, przy jednoczesnym zachowaniu akceptowalnego czasu obliczeń;
 - d) zamknij okna Transient i Analysis Setup;
 - e) z menu wybierz Analysis Probe Setup i ustaw:
 - automatyczne uruchomienie programu Probe po zakończeniu symulacji Automatically run Probe after simulation,
 - automatyczne wyświetlenie przebiegów oznaczonych znacznikami na schemacie Show all markers.
- 8. Na schemacie umieść znacznik prądu (ikona *Current Marker* lub menu *Markers Mark Current into Pin*) tak, aby mierzyć prąd drenu tranzystora.

Wykorzystany modelu tranzystora MOSFET mocy ma postać podobwodu. Z tego powodu nie jest możliwe przyłożenie znacznika prądowego do końcówek powiązanego z nim symbolu graficznego. Dlatego prąd drenu musi być mierzony w dowolnym innym elemencie układu, przez który – zgodnie ze schematem – prąd ten również płynie.

W przypadku korzystania z funkcji *Add Trace* w programie Probe, nie należy wykreślać wielkości występujących w podobwodzie stanowiącym model tranzystora. Charakterystyczne dla tych przebiegów jest występowanie litery "X" w ich nazwach. Wielkości te można w oknie *Add Trace* ukryć wyłączając opcję *Subcircuit Nodes*. Wśród nich występują wprawdzie wielkości o nazwach ID, IG itd., są to jednak prądy tranzystora będącego jedynie jednym ze składników modelu, którego prądy nie są prądami końcówek badanego tranzystora MOSFET mocy.

- 9. Dokonaj wstępnej symulacji obwodu:
 - a) uruchom symulację ikona *Simulate* (albo menu *Analysis Simulate*, albo klawisz *F11*); powinien zostać otwarty program PSpice A/D;
 - b) w przypadku błędów, ustal i wyeliminuj ich źródło w oparciu o instrukcję do środowiska MicroSim;

po pomyślnym zakończeniu symulacji powinien zostać uruchomiony program Probe i zostać w nim wykreślony przebieg prądu drenu tranzystora;

- c) stwierdź, czy wybór końcowego czasu symulacji był trafny [patrz pkt 7.c)]; w przeciwnym razie odpowiednio zmień ustawienia symulacji i uruchom ją ponownie;
- d) jeżeli prąd na wykresie ma niepoprawny znak, uzyskaj poprawny wynik zgodnie z uwagą poniżej.

Z topologii obwodu mocy i napięciowego prawa Kirchhoffa wynika, że prąd drenu tranzystora jest dodatni zgodnie z konwencją strzałkowania przyjętą w elektrotechnice. Jeżeli znak prądu wyświetlanego w programie Probe jest ujemny, to wynika to wyłącznie z przyłożenia znacznika w programie Schematics do końcówki, której prąd jest umownie skierowany przeciwnie niż rzeczywisty prąd drenu w obwodzie. Użytkownik nie ma wpływu na strzałkowanie napięć i prądów – jest to z góry zdefiniowane w modelach i symbolach elementów, bez związku z konkretnym obwodem. W takiej sytuacji należy skorygować przebieg przez przełożenie znacznika prądowego na przeciwległą końcówkę elementu w programie Schematics (powtarzanie symulacji nie jest konieczne, jeżeli pakiet MicroSim jest poprawnie zainstalowany i obsługiwany) albo przez dodanie znaku "-" w definicji przebiegu w programie Probe po dwukrotnym kliknięciu na jego opisie pod wykresem.

- 10. Dodaj na wykres przebiegi napięć:
 - a) utwórz drugą oś współrzędnych *y* − menu *Plot* ► *Add Y Axis*; dodana oś 2 powinna być wskazana jako aktywna znakiem ">>" − w przeciwnym razie należy ją wybrać kliknięciem;
 - b) dodając znaczniki potencjału w programie Schematics ikona *Voltage/Level Marker* (lub menu *Markers Mark Voltage/Level*), korzystając z osi 2, wykreśl napięcia: dren-źródło *u*_{DS}, sterujące *u*_g oraz bramka-źródło *u*_{GS};

Korzystanie ze znaczników potencjału jest w tym przypadku możliwe, gdyż zgodnie ze schematem układu, potencjał odniesienia każdego z powyższych napięć jest zerowy. W przeciwnym razie konieczne byłoby użycie znaczników napięcia (menu *Markers* • *Mark Voltage Differential*).

c) stwierdź, czy obserwowane przebiegi są właściwe dla pracy tranzystora jako łącznika oraz czy sterowanie i przełączanie łącznika dokonuje się z częstotliwością i współczynnikiem wypełnienia użytymi w pkt. 4.1/5.b) – w przeciwnym razie sprawdź poprawność wprowadzonych parametrów obwodu oraz wyboru modelu tranzystora.

W razie konieczności powtórzenia symulacji, poprzedni widok (układ osi i przebiegów) w programie Probe można przywrócić wybierając z menu *Tools* • *Display Control* i dwukrotnie klikając na pozycji *Last Session*, albo też wciskając klawisz *F12*.

4.2. Straty mocy i wpływ częstotliwości przełączania

Chwilowa moc strat w tranzystorze

- 1. Dodaj nowy podwykres zawierający przebieg mocy chwilowej strat w obwodzie drenu:
 - a) utwórz drugi podwykres menu *Plot* ► *Add Plot*; dodany podwykres powinien być wskazany jako aktywny napisem "SEL" w przeciwnym razie go wybrać klikając gdziekolwiek wewnątrz;
 - b) z dolnego podwykresu skopiuj na górny przebieg prądu drenu i_D zaznacz go klikając na <u>opisie pod wykresem</u> (opis powinien zostać podświetlony innym kolorem), a następnie użyj menu, ikon lub klawiatury w celu wywołania funkcji *Kopiuj* i *Wklej*;
 - c) dwukrotnie kliknij na opisie skopiowanego przebiegu (pod górnym podwykresem) i zmodyfikuj opisujące go wyrażenie matematyczne (*Trace Expression*) tak, aby wyrażało moc strat w obwodzie drenu tranzystora $p_{\rm D}$ (zob. par. 2.1.b); zrozumiałe dla programu Probe oznaczenia wielkości innych niż $i_{\rm D}$ należy odczytać z opisów przebiegów pod dolnym podwykresem;

należy zwrócić uwagę, że ponieważ tranzystor jest elementem rozpraszającym (a nie wytwarzającym lub magazynującym) energię, uzyskana krzywa musi przyjmować wartości dodatnie [jeżeli tak nie jest – zob. uwagę pod pkt. 4.1/9.d)].

Jeżeli w formule występuje połączenie znaku mnożenia i minusa, wyrażenie z minusem należy ująć w nawiasy. W przeciwnym razie może wystąpić błąd obliczeniowy, który spowoduje zamknięcie aplikacji.

2. Aby uniknąć przypadkowej utraty wyników pracy związanej z konfiguracją wykresu, zapisz bieżące ustawienia widoku (układu podwykresów, osi i przebiegów) – z menu wybierz *Tools* • *Display Control*, w polu *New Name* wprowadź nazwę i kliknij *Save*.

W wypadku późniejszej potrzeby przywrócenia zapisanych ustawień widoku, należy wybrać jego nazwę z listy i kliknąć *Restore.*

- 3. Z wykresu odczytaj szczytową mocy strat w poszczególnych stanach pracy tranzystora:
 - a) przy pomocy funkcji *View Area* (ikona na pasku narzędzi lub menu *View*) powiększ skalę <u>czasu</u> w taki sposób, aby obserwować stan załączania tranzystora (por. rys. 9);

Do powiększania przebiegów w niniejszym ćwiczeniu nie należy wykorzystywać funkcji *View In*. Wynika to z faktu, że przebiegi będą musiały być powiększane przede wszystkim w osi czasu, a w dużo mniejszym (lub żadnym) stopniu w osi Y; tymczasem funkcja *View In* powoduje skalowanie obu osi w tym samym stosunku.

Funkcji *View Area* najlepiej używać na podwykresie prądów i napięć (a nie na podwykresie mocy i energii). Dzięki temu bowiem skala mocy i energii zostanie automatyczne dostosowana do ich zakresów na powiększonym odcinku czasu.

- b) włącz kursory ikona Toggle cursor (lub menu Tools Cursor Display);
- c) przenieś kursor 1 na przebieg mocy chwilowej p_D kliknij lewym przyciskiem myszy na <u>symbolu graficznym</u> na lewo od opisu przebiegu pod odpowiednim podwykresem, w wyniku czego wokół symbolu powinna pojawić się ramka;
- d) korzystając z funkcji *View Area* i (w celu zmniejszenia skali) *View Fit*, za pomocą kursora odczytaj (patrz rys. 10) szczytową wartość chwilowej mocy strat p_{D(pk)} (por. rys. 9) w każdym z 4 stanów pracy tranzystora (załączanie, przewodzenie, wyłączanie, blokowanie), przy czym:
 - nie należy brać pod uwagę pierwszych dwóch okresów przełączania, gdyż stan symulowanego układu może jeszcze nie być ustalony;
 - stan pracy należy ustalić na podstawie obserwacji przebiegu prądu drenu iD;

- w stanach statycznych z definicji moc nie zmienia się, więc wartość szczytowa jest tożsama ze stałą wartością mocy w tych stanach;
- ze względu na występującą w rzeczywistości niewielką zmienność wartości mocy w stanach statycznych, odczytu należy dokonywać zawsze pośrodku odcinka czasu odpowiadającego danemu stanowi statycznemu (patrz rys. 9).



Rys. 9. Przykład odczytu szczytowych wartości chwilowej mocy strat p_D oraz wartości energii wydzielonej W_D w tranzystorze w poszczególnych stanach pracy



Rys. 10. Znaczenie wartości wyświetlanych w oknie Probe Cursor

Energia wydzielana w tranzystorze

- 4. Wyświetl dodatkowo przebieg energii wydzielonej w tranzystorze:
 - a) na górnym podwykresie (mocy chwilowej) utwórz drugą oś współrzędnych *y* i upewnij się, że jest ona aktywna [patrz pkt. 4.1/10.a) i 4.2/1.a)];
 - b) z pierwszej osi y skopiuj na drugą przebieg mocy chwilowej p_D zaznacz go klikając na opisie pod wykresem, a następnie użyj funkcji *Kopiuj* i *Wklej*;
 - c) dwukrotnie kliknij na opisie skopiowanego przebiegu i zmodyfikuj opisujące go wyrażenie matematyczne tak, aby wyrażało energię $W_{\rm D}(t)$ wydzieloną w obwodzie drenu tranzystora od chwili 0 do chwili t (por. par. 2.3.a):

$$W_{\rm D}(t) = \int_{0}^{t} p_{\rm D}(\tau) \mathrm{d}\tau$$
(4.1)

gdzie τ jest pomocniczą zmienną całkowania, która dla każdego punktu t przemiata oś czasu w przedziale od 0 do $t\!.$

Do obliczania tego rodzaju całki w programie Probe służy funkcja S() zdefiniowana jako

$$\mathbf{S}(g) = f(t) = \int_{0}^{t} g(\tau) \mathrm{d}\tau \tag{4.2}$$

gdzie g może być dowolnym wyrażeniem opartym o wielkości dostępne w programie Probe.

- 5. Przywróć domyślne skale osi za pomocą ikony *View Fit* lub wybierając z menu *View Fit*. Następnie zapisz bieżące ustawienia widoku (patrz pkt 2).
- 6. Zapisz wykres przy widocznym co najmniej 1 pełnym okresie przełączania tranzystora z menu wybierz *Tools* → *Copy to Clipboard*, a następnie wklej do dokumentu tekstowego lub do edytora grafiki i zapisz w pliku.
- 7. Przenieś kursor 1 na przebieg energii $W_D(t)$ [patrz pkt 3.c)]. Korzystając z kursora (patrz rys. 10), z przebiegu odczytaj wartość energii W_D w 5 chwilach czasowych odpowiadającym (patrz rys. 9):
 - początkowi stanu załączania t_{inf(on)},
 - końcowi stanu załączania t_{sup(on)},
 - początkowi stanu wyłączania t_{inf(off)},
 - końcowi stanu wyłączania t_{sup(off)},
 - końcowi okresu przełączania, co jest równoważne początkowi stanu załączania należącemu do kolejnego okresu t_{inf(on)}',

przy czym (por. rys. 9):

- z powodów podanych wcześniej nie należy brać pod uwagę pierwszych dwóch okresów przełączania;
- wszystkie powyższe chwile czasowe muszą należeć do <u>tego samego</u> jednego okresu przełączania;
- granice stanów dynamicznych należy ustalać w oparciu o przebieg mocy chwilowej;
- początek stanu załączania i koniec stanu wyłączania są wyraźnie widoczne;
- koniec stanu załączania i początek stanu wyłączania należy natomiast określić w oparciu o kryterium osiągnięcia 110% wartości mocy w stanie ustalonym przewodzenia $p_{D(cond)}$, odczytanej w pkt. 3; w celu odczytu szukanej wartości należy:
 - tymczasowo przenieść kursor na przebieg $p_{D}(t)$ [patrz pkt 3.c)],
 - $\circ~$ obserwując odpowiednią wartość w oknie Probe Cursor, przesunąć kursor do punktu czasowego, w którym wartość mocy chwilowej $p_{\rm D}$ osiąga wartość 110% · $p_{\rm D(cond)}$ odpowiednio pod koniec stanu załączania albo na początku stanu wyłączania,
 - <u>nie przesuwając kursora po wykresie</u> przenieść go na powrót na przebieg $W_{\rm D}(t)$ [patrz pkt 3.c)],
 - z okna *Probe Cursor* odczytać wartość energii *W*_D(*t*);
- wyniki należy odczytywać z dokładnością do całej dostępnej liczby cyfr znaczących, tak aby zagwarantować odpowiednią dokładność wyników otrzymywanych później w drodze odejmowania; sam wynik odejmowania można następnie zaokrąglić;
- w odpowiednich momentach w toku wykonywania niniejszego punktu najlepiej jednocześnie wykonać pkt 8.
- 8. Zapisz wykresy w powiększonej skali czasu dla stanu załączania i dla stanu wyłączania tranzystora (dwa osobne obrazy).
- 9. Oblicz energię wydzieloną w poszczególnych 4 stanach pracy tranzystora. Szukana energia jest różnicą ΔW_D wartości $W_D(t)$ między punktami czasowymi odpowiadającymi początkowi i końcowi danego stanu pracy zgodnie ze wzorem (4.1):
 - dla stanu załączania (patrz rys. 9)

$$W_{\rm D(on)} = \int_{t_{\rm inf(on)}}^{t_{\rm sup(on)}} p_{\rm D}(\tau) d\tau = \int_{0}^{t_{\rm sup(on)}} p_{\rm D}(\tau) d\tau - \int_{0}^{t_{\rm inf(on)}} p_{\rm D}(\tau) d\tau = W_{\rm D}(t_{\rm sup(on)}) - W_{\rm D}(t_{\rm inf(on)}) = \Delta W_{\rm D}$$
(4.3)

dla stanu przewodzenia

$$W_{\rm D(cond)} = W_{\rm D}(t_{\rm inf(off)}) - W_{\rm D}(t_{\rm sup(on)})$$
(4.4)

dla stanu wyłączania

$$W_{\rm D(off)} = W_{\rm D}(t_{\rm sup(off)}) - W_{\rm D}(t_{\rm inf(off)})$$
(4.5)

dla stanu blokowania

$$W_{\rm D(b)} = W_{\rm D}(t'_{\rm inf(on)}) - W_{\rm D}(t_{\rm sup(off)})$$

$$\tag{4.6}$$

Zmiana częstotliwości przełączania

- 10. Zmodyfikuj parametry źródła u_g [patrz pkt 4.1/5.b)] tak, aby uzyskać 5 razy większą częstotliwość przełączania ($f_{s,ini} \cdot 5$). Wszystkie inne parametry układu <u>w tym współczynnik</u> <u>wypełnienia</u> przebiegu sterującego *D* powinny pozostać bez zmian, co powoduje <u>konieczność</u> <u>modyfikacji dodatkowego</u> odpowiedniego parametru źródła.
- 11. Zmodyfikuj czas trwania symulacji tak, aby nadal móc obserwować okresową pracę układu. Wszystkie pozostałe parametry analizy powinny pozostać bez zmian.
- 12. Uruchom symulację. Po jej pomyślnym zakończeniu, w programie Probe przywróć ustawienia widoku zapisane w pkt. 5 z menu wybierz *Tools Display Control*, wybierz odpowiednią nazwę zestawu ustawień z listy i kliknij *Restore*.

Jeżeli ustawienia na koniec poprzedniej symulacji były poprawne, to można je przywrócić z pominięciem okna *Display Control* wciskając klawisz *F12*. Konieczne może być przywrócenie domyślnych skali osi.

- 13. Powtórz pkt. 3 i 6-9 w celu uzyskania wartości mocy strat i energii wydzielanej dla 4 stanów pracy tranzystora przy zmienionej częstotliwości przełączania.
- 14. * Powtórz pkt. 10-13 stosując częstotliwość przełączania 5 razy mniejszą niż <u>początkowa</u> (nie obecna; tj. $f_{s,ini}$ / 5).

Wyniki

5. Opracowanie i analiza wyników

5.1. Składowe strat mocy

Elementy obwodu

1. Wypełnij część 1 sprawozdania.

Porównanie składowych energii wydzielanej i mocy strat

- 2. W części 2 sprawozdania zamieść uzyskane w drodze symulacji wykresy przebiegów $u_{\rm g}$, $u_{\rm GS}$, $i_{\rm D}$, $u_{\rm DS}$, $p_{\rm D}$, $W_{\rm D}$, zapisane w pkt. 4.2/6 i 8 dla 2 (* 3) częstotliwości przełączania.
- 3. W tabeli w części 2 sprawozdania zbierz wyniki liczbowe odczytane z przebiegów w programie Probe, dla 2 (* 3) częstotliwości przełączania (pozostałe wiersze pozostaw na razie niewypełnione):
 - energię wydzieloną w poszczególnych 4 stanach pracy W_D;
 - szczytową wartość mocy chwilowej strat p_{D(pk)} w poszczególnych 4 stanach pracy.
- 4. Oblicz i dodaj do tabeli (zob. podrozdz. 2.1, 2.3 i 3.1):
 - całkowitą energię wydzieloną w jednym okresie przełączania *W*_{D(tot)};
 - okres przełączania *T*_s;
 - moc czynną strat statycznych P_{D,stat};
 - moc czynną strat dynamicznych P_{D,dyn};
 - całkowitą moc czynną strat *P*_D.
- 5. Uzupełnij część 2 sprawozdania.

5.2. Wpływ częstotliwości przełączania

Wpływ częstotliwości przełączania na wydzielaną energię

1. Wypełnij część 3 sprawozdania.

Wpływ częstotliwości przełączania na moc strat

2. Wypełnij część 4 sprawozdania.

Informacje

6. Wymagana wiedza

6.1. Przygotowanie do wykonania ćwiczenia

- Końcówki i obwody tranzystora MOSFET mocy. (instrukcja 3P, par. 2.2)
- Przebiegi napięć i prądów podczas przełączania tranzystora MOSFET (łącznie z charakterystycznymi wartościami w stanie załączenia i wyłączenia) (instrukcja 3P, par. 2.4)
- Moc strat w tranzystorze MOSFET (obwód drenu): moc chwilowa (wzór), przebieg mocy chwilowej podczas przełączania, moc strat w stanie załączenia, związek energii wydzielanej z mocą chwilową (par. 2.1, 2.2, 2.3)
- Sterowanie impulsowe i parametry przebiegu impulsowego (par. 3.1)
- Topologia i działanie przerywacza napięcia stałego (par. 3.2)

6.2. Zakres kolokwium

1. Definicja mocy czynnej. Moc strat oraz energia wydzielana w tranzystorze MOSFET (obwód drenu): moc chwilowa (wzór), moc czynna (wzór), składowe statyczne (wzór) i dynamiczne (wzory dla dwóch charakterów obciążenia) mocy czynnej, energia wydzielana (wzór). Rezystancja tranzystora MOSFET w stanie załączenia, zależność od temperatury, parametry katalogowe. Przebieg mocy chwilowej i energii wydzielanej podczas pracy przełączanej tranzystora (w zestawieniu z przebiegami prądu i napięć).

(instrukcja 0, par. 2.2; par. 2.1, 2.2, 2.3; sprawozdanie)

 Zależność energii wydzielanej i mocy czynnej strat od częstotliwości przełączania: energia i moc całkowita oraz wkład poszczególnych stanów pracy tranzystora jako łącznika półprzewodnikowego, wraz z wyjaśnieniem obserwacji. Parametry istotne dla doboru tranzystora do układu pod kątem minimalizacji strat mocy w zależności od częstotliwości przełączania. (sprawozdanie)

W przypadku wyników zawartych w sprawozdaniu, należy wziąć pod uwagę wyłącznie aspekt jakościowy (wzajemne zależności, charakter zmian), pomijając aspekt ilościowy (konkretne wartości liczbowe).

7. Literatura

- [1] Napieralski A., Napieralska M.: *Polowe półprzewodnikowe przyrządy dużej mocy*. Warszawa: Wydawnictwa Naukowo-Techniczne, 1995.
- [2] Benda V., Gowar J., Grant D. A.: *Power Semiconductor Devices: Theory and Applications*. Chichester: John Wiley & Sons, 1999.